دانلود حاوی مقاله اصلی انگلیسی به همراه مقاله ترجمه شده در فایلword (در صورتی که فایل وورد کلماتش بهم چسپیده بود مشکل از نسخه وورد مشتری هست ) ترجیحا نسخه 2013 و 2010 و یا بالاتر داشته باشین) و در صورت بروز هر مشکلی به پشتیبانی اطلاع دهید

تأخیر کم در کدهای تصحیح خطای نمادین مبتنی بر کدهای (Reed-Solomon (RS

تأخیر کم در کدهای تصحیح خطای نمادین مبتنی بر کدهای (Reed-Solomon (RS

عنوان و چکیده مقاله به انگلیسی و فارسی

Salvatore Pontarelli, Pedro Reviriego, Marco Ottavi and Juan Antonio Maestro

Abstract— To avoid data corruption, Error Correction Codes (ECCs) are widely used to protect memories. ECCs introduce a delay penalty in accessing the data as encoding or decoding has to be performed. This limits the use of ECCs in high-speed memories. This has led to the use of simple codes such as Single Error Correction Double Error Detection (SEC-DED) codes. However, as technology scales Multiple Cell Upsets (MCUs) become more common and limit the use of SEC-DED codes unless they are combined with interleaving. A similar issue occurs in some types of memories like DRAM that are typically grouped in modules composed of several devices. In those modules, the protection against a device failure rather than isolated bit errors is also desirable. In those cases, one option is to use more advanced ECCs that can correct multiple bit errors. The main challenge is that those codes should minimize the delay and area penalty. Among the codes that have been considered for memory protection are Reed-Solomon (RS) codes. These codes are based on non-binary symbols and therefore can correct multiple bit errors. In this paper, single symbol error correction codes based on Reed-Solomon (RS) codes that can be implemented with low delay are proposed and evaluated. The results show that they can be implemented with a substantially lower delay than traditional single error correction RS codes.
Index Terms— Error correction codes, Reed-Solomon codes, DRAM memory module, soft errors.

تأخیر کم در کدهای تصحیح خطای نمادین مبتنی بر کدهای (Reed-Solomon (RS

چکیده:

 به منظور جلوگیری از خطا و انحراف اطلاعات، کدهای تصحیح خطا(ECC) به طور گسترده ای برای محافظت از حافظه استفاده می شود. ECCها یک جریمه ی تأخیر در دسترسی به اطلاعات معرفی می کند که این روند باید به صورت رمزگذاری و یا رمزگشایی انجام شود. این مورد باعث می شود کاربرد ECCها در حافظه های با سرعت بالا، محدود شود. این امر منجر به استفاده از کدهای ساده مانند کد تصحیح یک خطا و تشخیص دو خطا (SEC-DED) می شود. با این حال، تکنولوژی چندسلولی (MCU) متداولتر شده است و کاربرد کدهای SEC-DED را محدود می کند مگر اینکه آنها با فرآیند برگ برگ سازی ترکیب شوند. حالت مشابه در برخی حافظه ها مانند DRAM اتفاق می افتد که به طور معمول در ماژولهایی رخ می دهد که متشکل از دستگاههای مختلف هستند. در آن ماژولها، محافظت در برابر خطای دستگاه نسبت به جدا کردن بیتهای خطا مطلوب تر است. در آن موارد، یک گزینه این است که  از ECC های پیشرفته تری استفاده کنیم که بتواند چندین بیت خطا را تصحیح کند. چالش اصلی این است که این کدها باید تأخیر و حوزه ی جریمه را به حداقل میزان ممکن برسانند. در میان کدهایی که برای نگهداری حافظه در نظر گرفته شده اند می تواند به کدهای(Reed-Solomon (RS اشاره کرد. این کدها مبتنی بر شاخصهای غیرباینری هستند و بنابراین می توانند چندین بیت خطا را تصحیح کنند. در این مقاله کدهای تصحیح خطای نمادین مبتنی بر کدهای (Reed-Solomon (RS هستند که می توانند با تأخیر کم پیاده سازی شده و مورد ارزیابی قرار گیرند. نتایج نشان میدهند که می توان این کدها را با تأخیر پایین تر نسبت به کدهای تصحیح یک خطا RS پیاده سازی کرد.

کلمات کلیدی: کدهای تصحیح خطا، کدهای Reed-Solomon، ماژول حافظه ی DRAM، خطاهای نرم افزاری.

تعدادصفحات انگلیسی=6

تعداد صفحات فارسی=12

فایل ترجمه شده در فرمت وورد می باشد


اشتراک بگذارید:


پرداخت اینترنتی - دانلود سریع - اطمینان از خرید

پرداخت هزینه و دریافت فایل

مبلغ قابل پرداخت 10,000 تومان
کدتخفیف:

درصورتیکه برای خرید اینترنتی نیاز به راهنمایی دارید اینجا کلیک کنید


فایل هایی که پس از پرداخت می توانید دانلود کنید

نام فایلحجم فایل
LOW-DELAY-SINGLE_175481_3044.zip641.8k